Bt8510在V5接口測(cè)試儀中的應(yīng)用

 來源：東方嘉儀 www.zhongqili.com  點(diǎn)擊：

　　V5接口規(guī)定了本地交換機(jī)（LE）和接入網(wǎng)（AN）之間的電氣、物理、規(guī)程及協(xié)議要求包括V501和V5.2接口。它是一個(gè)在接入網(wǎng)中適用范圍廣、標(biāo)準(zhǔn)化程度高的新型數(shù)字接口對(duì)于設(shè)備的開發(fā)應(yīng)用、各種業(yè)務(wù)的發(fā)展和網(wǎng)絡(luò)的更新起著重要作用。 隨著V5接口協(xié)議的產(chǎn)品化基于V5的交換機(jī)和接入網(wǎng)設(shè)備大量涌現(xiàn)。因此對(duì)于接口的功能測(cè)試顯得尤為重要。另一方面使用過程中產(chǎn)生的故障也可以由測(cè)試系統(tǒng)來定位。本文主要介紹了用于V5接口協(xié)議測(cè)試儀中的關(guān)鍵芯片之一Bt8510利用它可以實(shí)現(xiàn)E1和ISDN的基本速率為2048kbi/s信號(hào)的成幀、控制和監(jiān)視功能兼容現(xiàn)行的E1標(biāo)準(zhǔn)以滿足V5測(cè)試儀對(duì)信號(hào)硬件接口的要求。

　�。薄�測(cè)試方法及硬件要求
　　V5接口的測(cè)試原理有三種：測(cè)試儀模擬AN側(cè)測(cè)試對(duì)端LE側(cè)的V5功能；測(cè)試儀模擬ＬＥ側(cè)測(cè)試對(duì)端AN側(cè)的V5功能；測(cè)試儀作為監(jiān)視設(shè)備高阻跨接在LE和AN之間的線路上的工作監(jiān)聽ＬＥ和AN之間傳遞的信息幀和分析二者的工作狀況。
　　不管采用哪種測(cè)試方法都需要測(cè)試儀有符合V5協(xié)議規(guī)程的硬件接口這也是對(duì)測(cè)試儀的最基本要求。現(xiàn)以V5.1 協(xié)議規(guī)程為例說明由于V5.1接口由在ITU-TG.703和G.704/706中規(guī)定的2048kbit/s的單個(gè)鏈路構(gòu)成這就需要一種電路它必須可以處理符合ITU－TG.703（脈沖模型）、G.704(PCM-30)和G.706(CRC-4)等建議規(guī)定的電氣、物理、規(guī)程等特性的2048kbit/s鏈路信號(hào)。
　　Brooktree公司生產(chǎn)的Bt8510芯片正是這樣一款高集成度的E1/CEPT信號(hào)控制器。它可以實(shí)現(xiàn)E1和ISDN的基本速率為2048kbit/s信號(hào)的成幀、控制和監(jiān)視功能兼容現(xiàn)行的E1標(biāo)準(zhǔn)?如ITU-T建議G.703、G.704、G.706和G.732　可以很好地滿足上述V5測(cè)試儀對(duì)信號(hào)硬件接口的要求。

　　２、Bt8510芯片
　　Bt8510結(jié)構(gòu)框圖見圖１。主要由微處理器接口、發(fā)送器、接收器、滑動(dòng)緩沖區(qū)、LAPD控制器五部分組成。
　　2.1微處理器接口
　　Bt8510提供一系列８位寄存器（包括控制寄存器、狀態(tài)寄存器、計(jì)錯(cuò)寄存器和緩沖寄存器）用于控制Bt8510以及錯(cuò)誤和報(bào)警監(jiān)測(cè)、數(shù)據(jù)監(jiān)測(cè)監(jiān)視等。它具有8bit并行微處理器接口允許微處理器直接訪問其內(nèi)部寄存器。當(dāng)Bt8510與微處理器相連時(shí)可以看作一個(gè)靜態(tài)RAM。微處理器在對(duì)Bt8510讀寫時(shí)?通過硬件地址線邏輯信號(hào)將Bt8510的RAMEN引腳電平置“0”或“1”直接讀寫控制寄存器和狀態(tài)寄存器間接讀寫256字節(jié)的緩沖寄存器。
　　Bt8510的寄存器可分為三類：控制寄存器、狀態(tài)寄存器、緩沖寄存器�？刂坪蜖顟B(tài)寄存器地址為0x00～0x1F（RAMEN=“0”）緩沖寄存器地址為0x00～0xFF（RAMEN=“1”）。 Bt8510通過管腳INT向微處理器提供中斷信號(hào)中斷控制寄存器CR09用于配置中斷源中斷方式為電平觸發(fā)方式。中斷源可以是：LAPD中斷、復(fù)幀結(jié)束信號(hào)、幀失步（OOF）信號(hào)、錯(cuò)誤計(jì)數(shù)器溢出等。具體是哪一類中斷可通過讀取中斷狀態(tài)寄存器 SR13來確定。

　　2.2發(fā)送器
　　發(fā)送器部分由下列子塊構(gòu)成：DSO環(huán)回及空閑碼插入塊；幀定位及CRC-4碼插入塊；HDB3編碼塊；差分發(fā)送線路驅(qū)動(dòng)器。待發(fā)送的碼流及時(shí)鐘送至XPCMI和XCKI然后在微處理器的控制下完成PCM空閑碼、凈荷環(huán)回和TS16的插入。復(fù)合串行數(shù)據(jù)進(jìn)行HDB3編碼后執(zhí)行零碼的插入并且由單極性碼轉(zhuǎn)化成雙極性碼。最后發(fā)送線路驅(qū)動(dòng)器通過外部變壓器和電阻組成的發(fā)送電路將信號(hào)發(fā)送到物理層的E1線路。發(fā)送器電路利用XSYNCI信號(hào)保持與發(fā)送的輸入數(shù)據(jù)同步該同步信號(hào)可作為發(fā)送信號(hào)的復(fù)幀參考信號(hào)。

　　2.3 接收器
接收器分為三部分?分別為模擬接收器、時(shí)鐘提取電路、HDB3解碼及幀控制器。其中幀控制器用于提取同步信號(hào)和檢測(cè)報(bào)警、錯(cuò)誤。接收的雙極性碼流可通過外部線路接口芯片或內(nèi)部模擬接收器及時(shí)鐘提取電路提供時(shí)鐘提取電路主要由數(shù)字鎖相環(huán)DPLL構(gòu)成。模擬接收器使用自適應(yīng)判決電平允許達(dá)15dB的電纜損耗。接收到的串行碼流由幀控制器檢查是否包含建議G.704規(guī)定的幀定位信號(hào)FAS、G.732規(guī)定的隨路信號(hào)（CAS）復(fù)幀以及G.706規(guī)定的CRC-4復(fù)幀。
　　接收器可有選擇地提供內(nèi)部定時(shí)和數(shù)據(jù)提取提取后的單極性碼信號(hào)和時(shí)鐘信號(hào)分別在RPCMO、RCKO腳輸出而幀同步信號(hào)在RSYNCO輸出。

　　2.4 滑動(dòng)緩沖區(qū)
　　接收部分有２幀PCM滑動(dòng)緩沖區(qū)。該滑動(dòng)緩沖區(qū)允許接收數(shù)據(jù)與主系統(tǒng)定時(shí)同步。緩沖區(qū)中的２個(gè)存儲(chǔ)單位交替地填充與取出數(shù)據(jù)。緩沖區(qū)由SLPCKI提供的系統(tǒng)時(shí)鐘來讀取所有的接收抖動(dòng)將被消除其輸出與SLPCKI提供的2.048MHz同步。

　　2.5 LAPD控制器
　　Bt8510具有一個(gè)LAPD控制器用于TS16的消息處理。此控制器兼容ITU-T建議Q.921（包括標(biāo)志字節(jié)和終止碼的生成、FCS的產(chǎn)生和檢驗(yàn)、填／移零操作）。
　　Bt8510在收發(fā)方向上各有一個(gè)16bit的消息緩沖區(qū)（TS16發(fā)送緩沖區(qū)TS16接收緩沖區(qū)）。整個(gè)緩沖區(qū)分為兩半以降低對(duì)處理器的實(shí)時(shí)要求。發(fā)送時(shí)先填充緩沖區(qū)的一半然后向CR02（TS16 控制寄存器）寄存器寫入0x70發(fā)送這一半數(shù)據(jù)；一旦CR02的內(nèi)容送至發(fā)送器，Bt8510即向處理器發(fā)一中斷（通過中斷狀態(tài)寄存器SR13的LAPDＴｘ比特指示）處理器將向CR02寫入新的控制字并向緩沖區(qū)寫入新的數(shù)據(jù)。接收時(shí)每當(dāng)一半的緩沖區(qū)被填滿Bt8510即向處理器發(fā)出中斷（通過SR13的LAPDＲｘ比特指示）處理器即可讀取數(shù)據(jù)?同時(shí),Bt8510接收數(shù)據(jù)并寫入另一半緩沖區(qū)。

　�。场�Bt8510在測(cè)試儀中的應(yīng)用
　　測(cè)試儀主要利用Bt8510來完成物理層功能?包括E1信號(hào)的生成發(fā)送和接收、定時(shí)恢復(fù)、物理鏈路的狀態(tài)監(jiān)視。此外，硬度計(jì)由于Bt8510還具有TS16的LAPD操作功能所以還可以讓它負(fù)責(zé)一個(gè)C通路TS16的LAPD消息處理。V5接口中還有兩條C通路TS15、TS31需要處理而Bt8510不具有這樣的能力這就需要其他輔助電路來完成（本測(cè)試儀采用了Siemens公司的SAB82525芯片）。Bt8510只負(fù)責(zé)TS15、TS31時(shí)隙的插入和提取處理工作交由SAB82525完成。微處理器采用了DALLAS半導(dǎo)體公司的DS80C320單片機(jī)。在測(cè)試應(yīng)用中Bt8510的工作情況如下：
　　在接收方向Bt8510將2048kbit/s鏈路信號(hào)接收下來，首先由內(nèi)部數(shù)字鎖相環(huán)路進(jìn)行定時(shí)恢復(fù)恢復(fù)所得的時(shí)鐘信號(hào)和幀同步信號(hào)不僅為系統(tǒng)所用而且在相應(yīng)引腳輸出以供周圍芯片使用。接著進(jìn)行接收碼流的雙極性—單極性轉(zhuǎn)換、HDB3解碼處理后的PCM碼流在RPCMO引腳輸出。幀控制器檢測(cè)FAS、CRC-4以及告警指示所有的幀和復(fù)幀狀態(tài)、誤碼情況、告警信息都可以由微處理器從相應(yīng)的狀態(tài)寄存器中讀取在必要時(shí)Bt8510會(huì)主動(dòng)提請(qǐng)中斷。TS16的數(shù)據(jù)由LAPD控制器檢測(cè)標(biāo)志字節(jié)、FCS校驗(yàn)、零碼刪除等處理后向微處理器發(fā)中斷請(qǐng)求取走消息內(nèi)容。接收的PCM碼流也經(jīng)過滑動(dòng)緩沖區(qū)的滑動(dòng)處理后?在SLPPCMO引腳輸出由前面提到的SAB82525芯片完成TS15、TS31時(shí)隙的接收和處理采用滑動(dòng)緩沖區(qū)輸出的目的是為了消除Bt8510和SAB82525之間的時(shí)鐘偏移。
　　在發(fā)送方向TS0自動(dòng)生成FAS幀定位序列、CRC校驗(yàn)碼；TS1～TS14、TS17～TS30發(fā)送事先寫入發(fā)送空閑碼寄存器的固定二進(jìn)制八位碼組（本測(cè)試儀對(duì)這些時(shí)隙沒有特殊應(yīng)用）；TS16由LAPD控制器完成LAPD操作包括標(biāo)志字節(jié)的生成、FCS的生成、零碼的插入、發(fā)送微處理器寫入的消息內(nèi)容等?TS15、TS31發(fā)送由SAB82525來的數(shù)據(jù)流。復(fù)合后的PCM碼流進(jìn)行HDB3編碼、零碼的插入、單極性轉(zhuǎn)雙極性最后送到物理層的E1線路。
　　要使Bt8510正常工作需要事先由微處理器對(duì)Bt8510的控制寄存器進(jìn)行初始化設(shè)置。此外由于微處理器與Bt8510的通信采用了中斷方式微處理器還要執(zhí)行相應(yīng)的中斷處理程序完成狀態(tài)監(jiān)視告警處理和TS16的接收和發(fā)送。
表1列出了Bt8510初始化時(shí)部分需設(shè)置的寄存器及初始值。
　　中斷處理程序最主要的功能是對(duì)TS16的處理在軟件編寫時(shí)應(yīng)使其能完成以下任務(wù)：
　　(１)區(qū)分中斷源是告警中斷、接收中斷還是發(fā)送中斷。告警中斷處理應(yīng)具有最高優(yōu)先級(jí)接收中斷處理次之發(fā)送中斷優(yōu)先級(jí)最低。

　　(２)如果是發(fā)送中斷則由微處理器向Bt8510的TS16發(fā)送緩沖區(qū)空閑的那一部分裝入８字節(jié)的數(shù)據(jù)（這可能是消息的全部也可能是消息的一部分）并向CR02(TS16控制寄存器）寫入發(fā)送控制命令字。
　　(３)如果是接收中斷還要判別是消息撤消中斷(RxAbort=1)、消息結(jié)束中斷(RxIdle=1)還是一般接收中斷(RxAbort=0,RxIdle=0)。如果是消息撤消中斷則丟棄整個(gè)消息；如果是一般接收中斷則讀取SR02（TS16狀態(tài)寄存器）中RxPtr[3]比特所指示的緩沖區(qū)８字節(jié)數(shù)據(jù)；如果是消息結(jié)束中斷則依據(jù)SR02中的接收指針RxPtr[3:0]的值讀取相應(yīng)位置的數(shù)據(jù)在接收消息結(jié)束后要把可能是分幾次收到的數(shù)據(jù)拼接成一則完整的消息。

　　４、由于最忙條件下Bt8510的LAPD控制器每接收８次TS16數(shù)據(jù)就向微處理器提請(qǐng)一次接收中斷所以中斷處理程序的最長(zhǎng)處理時(shí)間也只有8個(gè)幀周期即1ms時(shí)間要保證所有的中斷處理都在這1ms內(nèi)完成。
　　上述方法設(shè)計(jì)的初始化和中斷處理程序運(yùn)行在微處理器上可以很好地控制Bt8510工作在所需狀態(tài)完成V5接口的2Mb/s鏈路信號(hào)收發(fā)和C通路TS16的LAPD收發(fā)操作。